加法器采用并行进位的目的是（）。
A．增强加法器功能
B．简化加法器设计
C．提高加法器运算速度
D．保证加法器可靠性
A、提高加法器的速度
B、快速传递进位信号
C、优化加法器结构
D、增强加法器功能
电路如图所示，该电路完成的功能是：（ ）。
A8位并行加法器
B8位串行加法器
C4位并行加法器
D4位串行加法器
A.8位并行加法器
B.8位串行加法器
C.4位并行加法器
D.4位串行加法器
在定点二进制运算器中，加法运算一般通过()来实现。
A.原码运算的二进制加法器
B.反码运算的二进制加法器
C.补码运算的十进制加法器
D.补码运算的二进制加法器
加法器采用先行进位的目的是________。
A．优化加法器的结构
B．节省器材
C．加速传递进位信号
D．增强加法器结构
在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。
A．门电路的级延迟
B．元器件速度
C．进位传递延迟
D．各位加法器速度的不同
超前进位加法器比行波加器要简单()
定点二进制减法运算一般采用______来实现。
A．原码减法器
B．补码加法器
C．反码加法器
D．补码减法器
试用全加器和半加器构成一个1位8421码加法器。该加法器具有从低位来的进位输入CJ和向高位的进位输出CO。
串行进位加法器的缺点是_____，优点是_____。超前进位加法器的优点是_____，缺点是_________。
运算器包含加法器、移位器、寄存器、输入选择器、输出门等部分，()是运算器的核心。
A．控制器
B．移位器
C．寄存器
D．加法器
